NVIDIA、Hot Chipsで88コア「Vera CPU」詳細発表

米 NVIDIA（GPUおよびAIデータセンター向け半導体大手） は、半導体技術シンポジウム「Hot Chips 2026」において、次世代データセンター向け自社設計CPU「Vera CPU（NVIDIAが独自開発した次世代AIデータセンター向けカスタムArm CPU）」の詳細アーキテクチャおよび最新ベンチマーク結果を公開しました。単一SKUとなる88コアのモノリシックダイ構成を採用し、エージェントAI（Agentic AI）の実行チェーンを高速化する専用機能を多数搭載しています。

独自コア「Olympus」と空間マルチスレッディングの全容

標準Arm設計を採用していた前世代Grace CPUに対し、Vera CPUはNVIDIA初となる独自カスタムコア「Olympus」を搭載しています。

• ​空間マルチスレッディング（Spatial Multithreading）​: 従来の時分割型 SMT（1つの物理CPUコアで複数のスレッドを並行実行する同時マルチスレッディング技術） ではスレッド間でリソース競合（Noisy Neighbor問題）による性能低下が発生していましたが、Veraはコア内リソースを2本のパイプラインに空間的に分離。他スレッドの負荷変動の影響を受けにくい決定論的な性能維持を実現します。
• ​広帯域・超低消費電力メモリシステム​: 1CPUあたり8基の交換可能な SOCAMM2（LPDDR5Xメモリを採用した小型・高密度・省電力なデータセンター向けメモリモジュール規格） スロットを搭載。最大1.5TBの容量と1.2TB/sのメモリ帯域幅を提供しながら、フル稼働時のメモリ消費電力を30W〜40Wに抑制（従来のDDR5 RDIMM比で約3分の1の電力消費）。
• ​第2世代SCFと164MB L3キャッシュ​: 第2世代Scalable Coherency Fabric（SCF）と中央集中型のスイッチノード（CSN）により、合計164MBの共有L3キャッシュとコア群を相互接続。

項目	NVIDIA Vera CPU	従来のサーバー向けx86 CPU
コア構成	88コア単一モノリシックダイ（自社設計Olympus）	チップレット構成 / x86汎用コア
SMT実装	空間マルチスレッディング（決定論的リソース分離）	時分割SMT（リソース競合あり）
メモリ仕様	8× SOCAMM2 LPDDR5X（1.2TB/s、30〜40W）	DDR5 RDIMM（複数チャネル、100W超構成あり）
主ターゲット	エージェントAI（コード生成・ブラウジング・ツール実行）	汎用クラウド・仮想化ワークロード

エージェントAIワークロードにおける実測性能とソース差分

Hot Chips 2026で公開されたベンチマークでは、エージェントAIにおける代表的なタスクの処理速度が示されました。

• ​ヘッドレスブラウザ処理​: Webサイトから情報を自律収集するヘッドレスブラウザのスケール実行において、96コアのAMD EPYC 9655Pと比較して24%高速に処理。
• ​コードコンパイル​: エージェントによるソフトウェア自動ビルド環境において、LinuxカーネルのネイティブAArch64コンパイルで22%高速、x86向けクロスコンパイルで14%高速を記録。
• ​報道ソース間の差分整理​: Tom's HardwareがVera CPU単体のアーキテクチャ（Olympusコア、空間SMT、SOCAMM2の電力効率、SpaceXAIへの導入）を詳報したのに対し、WccftechはVera Rubin NVL72ラック全体におけるSemiAnalysis AgentX推論ベンチマーク（DeepSeek-v4-PRO等でBlackwell比最大30倍の電力あたりスループットと35倍のトークンコスト削減）を補完して伝えています。

データセンターの電力制約下における演算密度競争

編集部注: エージェントAIの普及に伴い、データセンターではGPUによる推論処理だけでなく、ツールの呼び出し、Web探索、コード実行といったCPU集約型タスクの比率が急増しています。NVIDIAがVera CPUでメモリ消費電力を徹底的に削り、エージェント特化の空間マルチスレッディングを導入したことは、メガワットあたりのAI実行効率を最大化する垂直統合戦略の要になるとみられます。

引用元：Tom's Hardware | Wccftech