AI関連の最新ニュースをピックアップ
NVIDIAが2027年に市販導入を計画している次世代フラッグシップAI GPU「Rubin Ultra」において、採用する第6世代高帯域幅メモリ HBM4（2048ビットの広帯域インターフェースを持つ次世代高帯域幅超高速メモリ） のスタック構造およびモジュール構成を見直していることが、半導体市場調査会社TrendForceの分析報告により明らかになった。製造難易度の高まりに伴うHBM4の価格高騰に対応し、GPUシステムの総所有コスト（TCO）と性能のバランスを再調整することが目的である。
報告によると、前世代であるGrace Blackwell（GB300）システムにおいては、システム総コスト（BOMコスト）に対するHBMメモリのコスト比率は約9.4%にとどまっていた。しかし、次世代のVera Rubin NVL72およびRubin Ultra世代では、3D積層やカスタムベースダイ（最下層ロジックダイ）の採用により製造工数が複雑化し、HBM4のコスト比率が25%以上に急上昇すると試算されている。
高高価なメモリ構成は、AIファクトリーを構築するハイパースカラー（大規模クラウド事業者）やエンタープライズ顧客にとって導入障壁となる懸念が生じていた。
これを受けてNVIDIAの設計チームは、当初想定していた12層および16層のフルスペックHBM4スタック構成に加え、8層スタックのHBM4を組み合わせたモジュールや、設計を簡略化したベースダイを活用する「メモリーダイエット」オプションの検証を進めている。
この構成変更により、ピーク時のメモリ帯域幅や容量を一定レベルに維持しつつ、製造歩留まりの向上と調達コストの大幅な圧縮が可能になる。顧客の用途（大規模言語モデルの事前学習用、あるいは推論専用）に応じて複数のモジュールバリエーションが提供される可能性がある。
HBM4の製造およびパッケージングには、TSMCの先進パッケージング技術（CoWoS）や、SK Hynix、Samsung Electronics、Micron Technologyといった主要メモリメーカーの生産ラインが密接に関わっている。スタック層数の変更は、これらのサプライヤーの設備投資計画やウエハ供給量に直接的な調整を迫ることになる。
現時点での未確認事項として、8層スタック構成が選択された場合に単体GPUあたりの総メモリ容量（ギガバイト数）がどの程度削減されるか、またそれに伴う計算スループットの低下割合については、NVIDIAからの公式仕様開示を待つ必要がある。
編集部注: AIチップの進化が「トランジスタ密度の限界」だけでなく「超高価なメモリアーキテクチャのコスト限界」にぶつかっている現状を如実に示す分析である。性能数値を最優先したモノリシックな最上位構成だけでなく、柔軟なモジュール設計によって顧客の予算制限に応える現実的な戦略へのシフトといえる。
今後、2027年の出荷に向けてメモリモジュール規格が最終決定されるまでの間、サプライヤー各社の量産技術向上と価格競争がAIインフラ市場の収益性を左右する重要局面となりそうだ。
引用元：TrendForce