TSMCのCoWoS不足で注文がIntel等へ流出

AI（人工知能）やHPC（高性能計算）向け半導体需要の爆発的な増加に伴い、台湾TSMC社の先進パッケージング技術「CoWoS（半導体と基板を密に繋ぐ立体実装技術）」の供給能力が極めて逼迫している。供給が需要を大幅に下回っているため、主要顧客であるNVIDIA社やAMD社などの先進パッケージング注文の一部が、競合である米インテル社や台湾のOSAT（半導体の後工程を受託する専門企業）へ流出（スピルオーバー）し始めている。

1. 先進パッケージングの重要性とボトルネック

次世代AIアクセラレータは、ロジックチップと高帯域幅メモリ（HBM）を同一パッケージ上に配置するために、先進的な立体パッケージング技術を必要とする。TSMCのCoWoSはそのデファクトスタンダード（事実上の業界標準）として広く利用されてきたが、サプライチェーン内の部材不足もあり、需要に追いつかないボトルネックが発生している。

2. インテルと台湾OSAT各社の商機

この供給不足を背景に、インテル社は米国政府の強力な支援を受け、独自のパッケージング技術「EMIB（チップ間を繋ぐ高速インターフェース技術）」を強みに先進パッケージングの受託サービス（ファウンドリ）市場で攻勢をかけている。また、台湾のパッケージング・テスト大手であるASE社、SPIL社、Powertech社、KYEC社などもTSMCからあふれた注文を獲得して収益を伸ばしている。

3. 主要顧客のマルチソース化の動き

報道によると、NVIDIAは次世代「Feynman（ファインマン）」GPU（グラフィックス処理プロセッサ）のパッケージングの一部について、インテルのEMIBを採用して製造委託する動きを見せている。また、AMDも次世代の「EPYC Venice」プロセッサや、新型AIチップ「MI400」「MI500」向けにTSMCの生産枠を予約しているものの、供給不足に対応するため代替ソースの検討を迫られているとみられる。

これまでAI半導体の競争は、主に回路線幅を細くする微細化プロセス（前工程）の争いであった。しかし、微細化の物理的限界が近づく中、いかに複数のチップを高密度に結合するかという「パッケージング技術（後工程）」の確保がAIチップの出荷量を決める最大の鍵となっている。TSMC一強だったサプライチェーンにインテルなどの競合が食い込むことで、半導体業界の勢力図に変化が生じる可能性がある。

引用元：Wccftech